IntelliCache: Intelligenta Cache System
| Diarienummer | |
| Koordinator | ZeroPoint Technologies AB |
| Bidrag från Vinnova | 3 973 500 kronor |
| Projektets löptid | juli 2024 - juli 2026 |
| Status | Pågående |
| Utlysning | Strategiska innovationsprogrammet Smartare elektroniksystem |
| Ansökningsomgång | Smartare elektroniksystem: Forsknings- och Innovationsprojekt 2024 |
Syfte och mål
IntelliCache-projektet kommer att bygga Cache-MX IP-blocket på FPGA som kommer att ge en fördubbling av cachekapacitet och vinna minst 1 serverkund.
Förväntade effekter och resultat
Projektet syftar till att demonstrera en ökning av kapaciteten för cachedesign genom inline datakomprimering i realtid. Demonstrationen kommer att ske på en FPGA-plattformsprototyp. Att öka cachekapaciteten har avgörande effekter på prestanda och energiförbrukning för processorsystem med tanke på de ökande kraven på mer minne på grund av de framväxande applikationerna. En fördubbling av cachekapaciteten skulle förbättra prestandan med cirka 15 % och minska energiförbrukningen med cirka 15 % vilket ger en förbättring av prestanda/watt med 35 % (dvs 1,15/0,85 = 1,35).
Planerat upplägg och genomförande
Projektkoordinator är ZeroPoint. Det är 2 deltagande parter: ZeroPoint & Chalmers. Aktiviteterna är organiserade i 3 arbetspaket. WP1 och WP2 har startat. WP1 ansvarar för att anpassa Cache-IP för att möta kraven och specifikationerna för den komprimerade målcachen, medan WP2 ansvarar för att implementera Cache-MX IP och interfacen. WP3 fokuserar på demonstrationsplattformsspecifikationen och implementeringen av den som ytterligare kommer att integrera resultaten från WP1 och WP2. Projektet har startat genom att följa Gantt-diagrammet, som framgår av förslaget.